Le CATIE prend résolument le virage du Risc-V

[vc_row][vc_column][vc_column_text]Il y a presque 30 ans, Linus Torvalds, un Finlandais de 21 ans manifestait son intention de créer un nouvel « Operating System » dans un esprit ouvert et collaboratif. L’idée immédiatement adoptée par une communauté d’universitaires et de passionnés a donné naissance à LINUX.

D’abord rejeté par les acteurs industriels, sa pertinence technique et les vertus de l’Open-Source ont fini par imposer LINUX jusque dans les data centers de ceux qui l’avaient férocement combattu.

Brillamment démontrée dans le software, la puissance de l’Open-Source peine toutefois à s’imposer dans le monde du hardware. Certes, les initiatives comme Arduino, Raspberry PI rencontrent un grand succès auprès du monde de l’éducation ou des startupers, mais les industriels les rejettent encore car elles sont trop éloignées de leurs besoins de fiabilité et de robustesse.
Même si en réponse à ce problème, le CATIE propose depuis 4 ans sa plateforme ouverte 6TRON, la progression de l’Open Source HW chez les industriels reste lente.

Mais il semble que ce soit par la branche micro-électronique que l’Open-Source HW soit prêt à se diffuser dans l’industrie. Imaginée il y a 10 ans au sein de l’Université de Berkeley, c’est surtout depuis 2014 que la solution RISC-V progresse de manière spectaculaire dans les labos de recherche mais aussi chez les grands industriels mondiaux.

RISC-V est une architecture de jeu d’instructions (instruction set architecture ou ISA) de type RISC ouverte et libre, comprenant des versions 32, 64 et 128 bits, qui ne s’appuie sur aucune base propriétaire (x86, ARM, …). Ceci permet à chacun de pouvoir réaliser, librement et sans redevance, des familles de processeurs très performants, intégrant les technologies les plus modernes et parfaitement adaptés à des besoins précis.

Mais le RISC-V n’apporte pas une réponse pertinente uniquement sur un plan économique.
Avec l’avènement de l’IA embarquée et le besoin d’adapter finement les architectures pour l’inférence et bientôt l’apprentissage à divers algorithmes de data-science, le RISC-V apporte une flexibilité indispensable.
Si l’on ajoute que la transparence des architectures ouvertes est un atout pour mieux lutter contre les failles de cybersécurité et que l’Open-Source permet de gagner en maîtrise et en souveraineté, on comprend mieux le spectaculaire succès du RISC-V.

Le CATIE a anticipé ce virage et nous avons déjà travaillé sur l’analyse et la mise en œuvre des premières cartes à base de processeurs RISC-5. En 2021, nous irons plus loin puisque notre plateforme 6TRON, jusque là dédiée aux architectures ARM, développera une branche RISC-V.

Si c’est un sujet qui vous intéresse ou si vous souhaitez monter un projet dans le domaine, le CATIE est  à votre écoute.[/vc_column_text][/vc_column][/vc_row][vc_row][vc_column][mpc_button preset=”mpc_preset_29″ url=”url:https%3A%2F%2Fwww.catie.fr%2F2021-riscv%2F|target:_blank” font_preset=”mpc_preset_20″ font_color=”#ffffff” font_size=”16″ font_transform=”uppercase” title=”En savoir plus sur le CATIE” background_color=”#dd4f52″ border_divider=”true” border_css=”border-top:2px;border-right:0px;border-bottom:2px;border-left:0px;border-color:#75cdde;border-style:solid;border-radius:0px;” padding_divider=”true” padding_css=”padding-top:12px;padding-right:32px;padding-bottom:12px;padding-left:32px;” margin_divider=”true” margin_css=”margin-top:11px;” hover_font_color=”#df8384″ hover_background_color=”#ffffff” hover_background_effect=”expand-horizontal” hover_background_offset=”0″ hover_border_css=”border-radius:0px;”][/vc_column][/vc_row]